Выпуск #3/2011
А. Медведев, В. Можаров
Плотность межсоединений электронных компонентов
Плотность межсоединений электронных компонентов
Просмотры: 2657
Производство электронной аппаратуры неизбежно следует за развитием элементной базы в направлении увеличения интеграции, производительности и функциональности. А это значит, что все технологии создания межсоединений развиваются параллельно и теми же темпами, что и микроэлектроника, поскольку это диктуется, в первую очередь, конструкциями корпусов электронных компонентов. Темпы роста плотности межсоединений подчиняются закону Гордона Мура, одного из основателей компании Intel. Он установил, что плотность логических элементов микросхем удваивается каждые полтора года. На основании этой закономерности в 1965 году, когда плотность составляла 50 компонентов на кристалле, он предположил,
что в 1975 году она составит 65 тыс. компонентов на кристалле,
что и произошло. Эта тенденция сохранилась до сих пор.
что в 1975 году она составит 65 тыс. компонентов на кристалле,
что и произошло. Эта тенденция сохранилась до сих пор.
Но обязательно ли рост интеграции должен сопровождаться ростом количества и плотности межсоединений? Здесь существуют две диаметрально противоположные точки зрения. Одна состоит в том, что по мере увеличения количества логических элементов на кристалле можно сосредоточить на нем все необходимые функции, и выходы (выводы) из такой системы будут носить характер связи с оператором или датчиками, т.е. их будет мало. Вторая точка зрения основывается на многолетней статистике, свидетельствующей о том, что с повышением плотности активных элементов на кристалле примерно на 75% в год увеличивается и число выводов корпуса микросхем на 40% в год. Хотя, с одной стороны, казалось бы, что с увеличением интеграции микросхем количество внешних межсоединений и, соответственно, выводов должно уменьшаться. Но, с другой стороны, выведенное давным-давно инженером фирмы IBM Рентом соотношение (правило Рента) до сих пор справедливо для развивающейся элементной базы:
,
где n – количество выводов микросхемы, k – среднее число межсоединений, приходящихся на один логический элемент микросхемы (k = 3…4), N – количество логических элементов, R – соотношение Рента (например, для процессоров R = 0,5…0,74). Ужесточение конструктивно-технологических требований к печатному монтажу особенно характерно для вычислительной техники, поскольку увеличение производительности и быстродействия элементной базы непосредственно зависит от возможности уменьшения длины связей между логическими элементами, так называемой конструктивной задержки передаваемого сигнала. Достаточно сопоставить время переключения логических элементов, не превышающее в современных ИС, СИС и БИС единиц наносекунд, с временем распространения сигнала в печатных линиях связи, составляющем 6–7 нс/м, чтобы показать, что главной составляющей временных задержек в современных и перспективных электронных устройствах являются задержки сигналов в линиях связи. Отсюда следует, что повышение быстродействия логических элементов должно сопровождаться максимально возможным снижением задержек в межсоединениях, т.е. уменьшением их длины. Это достигается повышением степени интеграции логических элементов, более плотной компоновкой микросхем на платах за счет увеличения плотности межсоединений и уменьшения длины линий связи.
Оценка плотности межсоединений. Число межсоединений определяется суммарным числом выводов всех микросхем, устанавливаемых на печатную плату:
,
где Nc – число межсоединений; t – коэффициент разветвления соединений, лежащий в зависимости от типа ПП в пределах 1…4; Nt – суммарное число выводов всех микросхем.
Суммарная длина соединений в печатных платах определяется числом межсоединений и средней длиной одного соединения:
,
где Lc – суммарная длина межсоединений печатной платы; lc – средняя длина одного соединения (по статистике, при произвольном размещении микросхем на плате средняя длина одного соединения определяется размером платы, т.е.); S – площадь печатной платы;
i – коэффициент использования монтажного поля платы выводами микросхем.
Для вычисления общей длины межсоединений существует также ряд эмпирических уравнений. Наиболее простое имеет вид:
,
где P – шаг установки микросхем на плате.
Отношение к площади платы (S) суммарного числа выводов микросхем (Nt) и суммарной длины соединений (Lc) в ней будем называть, соответственно, плотностью монтажа (ρM) и плотностью соединений (ρC):
; (1)
, (2)
Используя уравнения (1) и (2), получаем соотношение между плотностями соединений и монтажа:
.
Таким образом, увеличение плотности размещения монтажных элементов и линейных размеров плат требует пропорционального увеличения плотности соединений. Но плотность соединений определяется также плотностью трассировки, т.е. числом проводников, прокладываемых между отверстиями (рис.1), и коэффициентом использования трасс, а в МПП – еще и числом сигнальных слоев mC:
,
где nmp – число проводников между отверстиями; T – шаг сквозных отверстий, между которыми трассируются проводники; q – коэффициент использования трассировочного пространства.
Коэффициент использования трассировочного пространства принимает значения в пределах 0 < q < 1 в зависимости от степени взаимной независимости направлений трассировки соединений. Значения q приближаются к единице с увеличением числа переходных отверстий, создающих возможность обхода пересечений трасс.
Из сказанного следует, что повысить плотность межсоединений и монтажа компонентов на печатных платах можно следующими способами:
уменьшением размера отверстий и контактных площадок для расширения трассировочного пространства;
увеличением количества трасс между отверстиями за счет уменьшения ширины проводников и зазоров (уменьшения шага трасс проводников);
введением многоуровневых межсоединений: отказ от сквозных отверстий в пользу глухих и слепых межслойных переходов;
увеличением количества слоев.
Влияние контактных площадок на площадь трассировки. Основное препятствие на пути увеличения плотности межсоединений – это контактные площадки большого диаметра, они уменьшают трассировочное пространство между отверстиями. Размер контактных площадок определяется операцией сверления отверстий. Чем больше погрешность пространственного совмещения элементов межсоединений, тем больше должен быть размер контактных площадок, чтобы обеспечить уверенное попадание в них сверла. Поэтому контактные площадки вокруг просверленных отверстий компенсируют любые возможные смещения элементов межсоединений в слоях относительно друг друга и не допускают сверления отверстия за пределами контактной площадки. Погрешность совмещения в основном вызывается размерной нестабильностью базового материала и смещением основания на различных этапах производства печатных плат.
Для того чтобы контактная площадка выполняла предназначенные ей функции, она должна охватывать металлизированное переходное отверстие (рис.2). Если сквозное отверстие выходит за пределы контактной площадки, возникает вероятность стыкового соединения торца проводника с металлизацией отверстия (рис.3). Такое соединение непрочно и может порваться или при пайке, или позже – при воздействии эксплуатационных факторов (термоциклы, вибрация и т.п.).
Поэтому считается, что надежное соединение обеспечивается лишь при наличии гарантированного "пояска охвата" отверстия контактной площадкой. Его минимальный размер обычно принимается равным толщине фольги, и рассчитывается из условия обеспечения минимальной ширины гарантированного "пояска охвата" с учетом всех неизбежных погрешностей производства. Грубый расчет размера контактных площадок (рис.4) производят по формуле:
,
где Jmin – минимальный размер контактной площадки; M – диаметр сверления; G – минимальная ширина "пояска охвата" металлизированного отверстия контактной площадкой; T – погрешности технологического характера.
Некоторый выигрыш в уменьшении размера контактной площадки и в соответствующем увеличении трассировочного пространства можно получить за счет удлинения ее формы в сторону подхода проводника к контактной площадке (рис.5). В этом случае практически не изменяется трассировочная способность, но существенно расширяется допуск на смещение переходного отверстия.
Двухкратное уменьшение диаметра контактной площадки дает трехкратный выигрыш в плотности разводки, что на практике позволяет избавиться, как минимум, от половины сигнальных слоев и вследствие этого от половины слоев земли и питания ПП. При этом существует прямая зависимость между минимальным диаметром площадки и относительной размерной стабильностью базового материала: использование стеклотекстолита с относительным смещением 0,02% вместо 0,05 позволяет уменьшить проектные нормы для расчета контактной площадки с 0,25 мм до 0,1 (рис.6).
Уменьшение ширины проводников и зазоров. Очевидно, что уменьшение ширины проводников и зазоров позволяет увеличить количество трасс на каждом слое платы. Но все же уменьшать ширину проводников бесконечно невозможно. Такое уменьшение ограничено токонесущими свойствами и омическим сопротивлением проводников. Омическое сопротивление еще в большей степени сказывается на работоспособности схем, когда они имеют большую длину трасс, что для печатных плат не редкость. Существуют и технологические ограничения на ширину проводников, связанные непосредственно с производственным процессом. Выход готовой продукции резко падает, если требования к производственным процессам не укладываются в рамки нормальных допусков, определяемых применяемым оборудованием, материалами и параметрами климатической зоны производственных помещений. Имеются ограничения и на уменьшение расстояний между проводниками (изоляционные зазоры).
Тем не менее, если удалось достичь уменьшения ширины проводников с учетом описанных ограничений, то это позволит эффективно влиять на плотность межсоединений и снижение себестоимости производства печатных плат. При уменьшении ширины проводников существенно уменьшается число слоев, необходимое для сигнальной разводки, при условии, что выход годной продукции, плотность межсоединений и площадь платы остаются постоянными (см. таблицу). Уменьшение числа слоев может существенно снизить затраты на производство печатных плат.
Увеличение числа проводящих слоев. Когда не хватает места на существующих слоях для размещения всех необходимых межсоединений, добавляют еще один слой. Это самое простое решение. Такой подход широко применялся в прошлом. Но сейчас, когда эффективность затрат на изготовление подложек имеет большое значение, необходим тщательный анализ каждого проекта минимизации числа слоев, так как с каждым дополнительным слоем существенно растут затраты на изготовление платы (см. таблицу, почти линейная зависимость). Надо сказать, что любое увеличение числа слоев сигнальной разводки в платах, работающих на высоких (более 1 ГГц) частотах, удваивает общее число слоев из-за необходимости использования экранных слоев (слоев заземления или питания) между слоями сигнальной разводки. Типичный пример влияния числа слоев на конечную стоимость изготовления ПП иллюстрирует рис.7: увеличение числа слоев при любой ширине проводника приводит к увеличению числа проблем на производственном уровне и, как следствие, к уменьшению выхода годной продукции.
Использование многоуровневых соединений. Чтобы увеличить трассировочное пространство и мобильность трехмерной разводки проводников, проектировщики и производители идут на значительные усложнения технологий, чтобы выполнять в многослойных структурах глухие и скрытые отверстия (рис.8).
Традиционные технологии изготовления многослойных печатных плат методом металлизации сквозных отверстий не пригодны для монтажа микросхем с матричными выводами с шагом менее 1,0 мм. Но уже созданы корпуса микросхем типа CSP с шагом матричных выводов 0,508 мм (0,020 дюйма) и 0,254 мм (0,010 дюйма). Для монтажа таких компонентов к МПП добавляются специальные слои с глухими металлизированными отверстиями, на которых реализуется разводка цепей из-под микрокорпусов или из-под бескорпусных кристаллов микросхем.
Эти тонкие дополнительные специализированные слои напрессовываются на МПП, после чего в них выполняются глухие металлизированные отверстия. За рубежом данный метод получил название built-up ("надстройка"). И хотя в России еще нет соответствующего устоявшегося понятия, ясно, что термин built-up подразумевает сочетание методов металлизации сквозных отверстий и послойного наращивания, т.е. на русский язык этот термин можно перевести, как "МПП с послойным наращиванием внешних слоев" или "МПП с глухими отверстиями".
Сегодня размеры элементов межсоединений доведены до предельно возможных: отверстий – до 0,1 мм, контактных площадок – до диаметра 0,3 мм. Для формирования таких отверстий используется лазер, а для рисунка проводников – прямая экспозиция фоторезиста с матричным формированием изображений. Такие конструкции многослойных печатных плат с послойным наращиванием применяются в мобильных телефонах, видеокамерах и других электронных устройствах.
В заключение можно сказать следующее. Основным ограничением увеличения плотности трассировки являются контактные площадки большого диаметра вокруг металлизированных отверстий, так как они уменьшают возможности трассировки печатных плат. Значительно увеличить плотность межсоединений можно при уменьшении шага трасс проводников, но связанное с этим уменьшение ширины проводников лимитируется увеличением их омического сопротивления, что сказывается на согласовании линий связи. Увеличение числа слоев – наиболее простой и одновременно самый дорогой способ расширения трассировочного пространства платы. Использование многоуровневых переходов дает отличные результаты, но требует серьезных инвестиций в производство и поэтому будет иметь смысл только после того, как все остальные пути увеличения плотности межсоединений достигнут своего технологического предела. Очевидно, что сегодня наиболее эффективный способ увеличения плотности межсоединений в многослойных печатных платах – это уменьшение размера контактных площадок.
Литература
Медведев А. Печатные платы. Конструкции и материалы. – М.: Техносфера, 2005.
Печатные платы: Справочник. В 2-х книгах / Под ред. К.Ф.Кумбза. – М.: Техносфера, 2011.
Арсентьев С., Медведев А. Анатомия сквозного металлизированного отверстия. – Технологии в электронной промышленности, 2008, №5, с.84–87.
Медведев А. Электронные компоненты и монтажные подложки. Постоянная интеграция. – Компоненты и технологии, 2006, №12.
,
где n – количество выводов микросхемы, k – среднее число межсоединений, приходящихся на один логический элемент микросхемы (k = 3…4), N – количество логических элементов, R – соотношение Рента (например, для процессоров R = 0,5…0,74). Ужесточение конструктивно-технологических требований к печатному монтажу особенно характерно для вычислительной техники, поскольку увеличение производительности и быстродействия элементной базы непосредственно зависит от возможности уменьшения длины связей между логическими элементами, так называемой конструктивной задержки передаваемого сигнала. Достаточно сопоставить время переключения логических элементов, не превышающее в современных ИС, СИС и БИС единиц наносекунд, с временем распространения сигнала в печатных линиях связи, составляющем 6–7 нс/м, чтобы показать, что главной составляющей временных задержек в современных и перспективных электронных устройствах являются задержки сигналов в линиях связи. Отсюда следует, что повышение быстродействия логических элементов должно сопровождаться максимально возможным снижением задержек в межсоединениях, т.е. уменьшением их длины. Это достигается повышением степени интеграции логических элементов, более плотной компоновкой микросхем на платах за счет увеличения плотности межсоединений и уменьшения длины линий связи.
Оценка плотности межсоединений. Число межсоединений определяется суммарным числом выводов всех микросхем, устанавливаемых на печатную плату:
,
где Nc – число межсоединений; t – коэффициент разветвления соединений, лежащий в зависимости от типа ПП в пределах 1…4; Nt – суммарное число выводов всех микросхем.
Суммарная длина соединений в печатных платах определяется числом межсоединений и средней длиной одного соединения:
,
где Lc – суммарная длина межсоединений печатной платы; lc – средняя длина одного соединения (по статистике, при произвольном размещении микросхем на плате средняя длина одного соединения определяется размером платы, т.е.); S – площадь печатной платы;
i – коэффициент использования монтажного поля платы выводами микросхем.
Для вычисления общей длины межсоединений существует также ряд эмпирических уравнений. Наиболее простое имеет вид:
,
где P – шаг установки микросхем на плате.
Отношение к площади платы (S) суммарного числа выводов микросхем (Nt) и суммарной длины соединений (Lc) в ней будем называть, соответственно, плотностью монтажа (ρM) и плотностью соединений (ρC):
; (1)
, (2)
Используя уравнения (1) и (2), получаем соотношение между плотностями соединений и монтажа:
.
Таким образом, увеличение плотности размещения монтажных элементов и линейных размеров плат требует пропорционального увеличения плотности соединений. Но плотность соединений определяется также плотностью трассировки, т.е. числом проводников, прокладываемых между отверстиями (рис.1), и коэффициентом использования трасс, а в МПП – еще и числом сигнальных слоев mC:
,
где nmp – число проводников между отверстиями; T – шаг сквозных отверстий, между которыми трассируются проводники; q – коэффициент использования трассировочного пространства.
Коэффициент использования трассировочного пространства принимает значения в пределах 0 < q < 1 в зависимости от степени взаимной независимости направлений трассировки соединений. Значения q приближаются к единице с увеличением числа переходных отверстий, создающих возможность обхода пересечений трасс.
Из сказанного следует, что повысить плотность межсоединений и монтажа компонентов на печатных платах можно следующими способами:
уменьшением размера отверстий и контактных площадок для расширения трассировочного пространства;
увеличением количества трасс между отверстиями за счет уменьшения ширины проводников и зазоров (уменьшения шага трасс проводников);
введением многоуровневых межсоединений: отказ от сквозных отверстий в пользу глухих и слепых межслойных переходов;
увеличением количества слоев.
Влияние контактных площадок на площадь трассировки. Основное препятствие на пути увеличения плотности межсоединений – это контактные площадки большого диаметра, они уменьшают трассировочное пространство между отверстиями. Размер контактных площадок определяется операцией сверления отверстий. Чем больше погрешность пространственного совмещения элементов межсоединений, тем больше должен быть размер контактных площадок, чтобы обеспечить уверенное попадание в них сверла. Поэтому контактные площадки вокруг просверленных отверстий компенсируют любые возможные смещения элементов межсоединений в слоях относительно друг друга и не допускают сверления отверстия за пределами контактной площадки. Погрешность совмещения в основном вызывается размерной нестабильностью базового материала и смещением основания на различных этапах производства печатных плат.
Для того чтобы контактная площадка выполняла предназначенные ей функции, она должна охватывать металлизированное переходное отверстие (рис.2). Если сквозное отверстие выходит за пределы контактной площадки, возникает вероятность стыкового соединения торца проводника с металлизацией отверстия (рис.3). Такое соединение непрочно и может порваться или при пайке, или позже – при воздействии эксплуатационных факторов (термоциклы, вибрация и т.п.).
Поэтому считается, что надежное соединение обеспечивается лишь при наличии гарантированного "пояска охвата" отверстия контактной площадкой. Его минимальный размер обычно принимается равным толщине фольги, и рассчитывается из условия обеспечения минимальной ширины гарантированного "пояска охвата" с учетом всех неизбежных погрешностей производства. Грубый расчет размера контактных площадок (рис.4) производят по формуле:
,
где Jmin – минимальный размер контактной площадки; M – диаметр сверления; G – минимальная ширина "пояска охвата" металлизированного отверстия контактной площадкой; T – погрешности технологического характера.
Некоторый выигрыш в уменьшении размера контактной площадки и в соответствующем увеличении трассировочного пространства можно получить за счет удлинения ее формы в сторону подхода проводника к контактной площадке (рис.5). В этом случае практически не изменяется трассировочная способность, но существенно расширяется допуск на смещение переходного отверстия.
Двухкратное уменьшение диаметра контактной площадки дает трехкратный выигрыш в плотности разводки, что на практике позволяет избавиться, как минимум, от половины сигнальных слоев и вследствие этого от половины слоев земли и питания ПП. При этом существует прямая зависимость между минимальным диаметром площадки и относительной размерной стабильностью базового материала: использование стеклотекстолита с относительным смещением 0,02% вместо 0,05 позволяет уменьшить проектные нормы для расчета контактной площадки с 0,25 мм до 0,1 (рис.6).
Уменьшение ширины проводников и зазоров. Очевидно, что уменьшение ширины проводников и зазоров позволяет увеличить количество трасс на каждом слое платы. Но все же уменьшать ширину проводников бесконечно невозможно. Такое уменьшение ограничено токонесущими свойствами и омическим сопротивлением проводников. Омическое сопротивление еще в большей степени сказывается на работоспособности схем, когда они имеют большую длину трасс, что для печатных плат не редкость. Существуют и технологические ограничения на ширину проводников, связанные непосредственно с производственным процессом. Выход готовой продукции резко падает, если требования к производственным процессам не укладываются в рамки нормальных допусков, определяемых применяемым оборудованием, материалами и параметрами климатической зоны производственных помещений. Имеются ограничения и на уменьшение расстояний между проводниками (изоляционные зазоры).
Тем не менее, если удалось достичь уменьшения ширины проводников с учетом описанных ограничений, то это позволит эффективно влиять на плотность межсоединений и снижение себестоимости производства печатных плат. При уменьшении ширины проводников существенно уменьшается число слоев, необходимое для сигнальной разводки, при условии, что выход годной продукции, плотность межсоединений и площадь платы остаются постоянными (см. таблицу). Уменьшение числа слоев может существенно снизить затраты на производство печатных плат.
Увеличение числа проводящих слоев. Когда не хватает места на существующих слоях для размещения всех необходимых межсоединений, добавляют еще один слой. Это самое простое решение. Такой подход широко применялся в прошлом. Но сейчас, когда эффективность затрат на изготовление подложек имеет большое значение, необходим тщательный анализ каждого проекта минимизации числа слоев, так как с каждым дополнительным слоем существенно растут затраты на изготовление платы (см. таблицу, почти линейная зависимость). Надо сказать, что любое увеличение числа слоев сигнальной разводки в платах, работающих на высоких (более 1 ГГц) частотах, удваивает общее число слоев из-за необходимости использования экранных слоев (слоев заземления или питания) между слоями сигнальной разводки. Типичный пример влияния числа слоев на конечную стоимость изготовления ПП иллюстрирует рис.7: увеличение числа слоев при любой ширине проводника приводит к увеличению числа проблем на производственном уровне и, как следствие, к уменьшению выхода годной продукции.
Использование многоуровневых соединений. Чтобы увеличить трассировочное пространство и мобильность трехмерной разводки проводников, проектировщики и производители идут на значительные усложнения технологий, чтобы выполнять в многослойных структурах глухие и скрытые отверстия (рис.8).
Традиционные технологии изготовления многослойных печатных плат методом металлизации сквозных отверстий не пригодны для монтажа микросхем с матричными выводами с шагом менее 1,0 мм. Но уже созданы корпуса микросхем типа CSP с шагом матричных выводов 0,508 мм (0,020 дюйма) и 0,254 мм (0,010 дюйма). Для монтажа таких компонентов к МПП добавляются специальные слои с глухими металлизированными отверстиями, на которых реализуется разводка цепей из-под микрокорпусов или из-под бескорпусных кристаллов микросхем.
Эти тонкие дополнительные специализированные слои напрессовываются на МПП, после чего в них выполняются глухие металлизированные отверстия. За рубежом данный метод получил название built-up ("надстройка"). И хотя в России еще нет соответствующего устоявшегося понятия, ясно, что термин built-up подразумевает сочетание методов металлизации сквозных отверстий и послойного наращивания, т.е. на русский язык этот термин можно перевести, как "МПП с послойным наращиванием внешних слоев" или "МПП с глухими отверстиями".
Сегодня размеры элементов межсоединений доведены до предельно возможных: отверстий – до 0,1 мм, контактных площадок – до диаметра 0,3 мм. Для формирования таких отверстий используется лазер, а для рисунка проводников – прямая экспозиция фоторезиста с матричным формированием изображений. Такие конструкции многослойных печатных плат с послойным наращиванием применяются в мобильных телефонах, видеокамерах и других электронных устройствах.
В заключение можно сказать следующее. Основным ограничением увеличения плотности трассировки являются контактные площадки большого диаметра вокруг металлизированных отверстий, так как они уменьшают возможности трассировки печатных плат. Значительно увеличить плотность межсоединений можно при уменьшении шага трасс проводников, но связанное с этим уменьшение ширины проводников лимитируется увеличением их омического сопротивления, что сказывается на согласовании линий связи. Увеличение числа слоев – наиболее простой и одновременно самый дорогой способ расширения трассировочного пространства платы. Использование многоуровневых переходов дает отличные результаты, но требует серьезных инвестиций в производство и поэтому будет иметь смысл только после того, как все остальные пути увеличения плотности межсоединений достигнут своего технологического предела. Очевидно, что сегодня наиболее эффективный способ увеличения плотности межсоединений в многослойных печатных платах – это уменьшение размера контактных площадок.
Литература
Медведев А. Печатные платы. Конструкции и материалы. – М.: Техносфера, 2005.
Печатные платы: Справочник. В 2-х книгах / Под ред. К.Ф.Кумбза. – М.: Техносфера, 2011.
Арсентьев С., Медведев А. Анатомия сквозного металлизированного отверстия. – Технологии в электронной промышленности, 2008, №5, с.84–87.
Медведев А. Электронные компоненты и монтажные подложки. Постоянная интеграция. – Компоненты и технологии, 2006, №12.
Отзывы читателей
